Part Number Search

FAQ Category 

FAQ's
Show All Answers
Hide All Answers
showing 1 to 10 of 36
  • 关于复位IC,
    在电源电压VDD低于工作极限电压(VOPL)时,输出能否维持“L”?
    • 进行漏极开路输出时,VDD如果从低于检测电压,复位IC输出为“L”的状态,降至低于工作极限电压(VOPL),输出NMOS晶体管将会OFF,输出的是输出电阻的上拉目标电压。进行CMOS输出时也是如此,VDD如果从输出“L”的状态降至低于VOPL,NMOS晶体管将会OFF,输出的是VDD附近的电压。如果VDD继续降至低于PMOS晶体管的阈值,输出将会变为高阻抗,且变得不稳定。无论是漏极开路输出,还是CMOS输出,VDD在0V~VOPL附近时,输出会在VDD的拉动下上浮,如果稍许的上浮也会给系统造成问题,建议为输出连接电容器。上述情况会随应用发生变化,使用前请充分确认实际动作。
    • Products: Voltage Detector with Fixed Delay Time
showing 1 to 10 of 36
of 4